ID bài viết: 000076029 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 20/03/2014

Lỗi (11802): Không thể phù hợp với thiết kế trong thiết bị.

Môi Trường

    Phiên bản đăng ký Intel®Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Bạn có thể gặp phải lỗi phù hợp sau đây khi biên dịch thiết kế bộ điều khiển bộ nhớ cứng DDR3 16-bit trong một thiết bị Cyclone® V A5 với phần mềm Quartus II phiên bản 13.1:

Lỗi (11802): Không thể phù hợp với thiết kế trong thiết bị

Thông tin (169186): Các nhóm chân sau đây có quyền kiểm soát chấm dứt trên chip động tương tự

Info (169185): Các chân sau có khả năng kiểm soát chấm dứt on-chip động tương tự: < hệ thống >|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
Thông tin (169066): Nhập chốt hai chiều mem_dq sử dụng tiêu chuẩn SSTL-15 Class I/O

Độ phân giải

Vui lòng liên Altera hỗ trợ mySupport nếu bạn cần một bản vá cho phần mềm Quartus II phiên bản 13.1.

Vấn đề này sẽ được khắc phục trong phiên bản phần mềm Quartus® II trong tương lai.

Các sản phẩm liên quan

Bài viết này áp dụng cho 6 sản phẩm

FPGA Cyclone® V GX
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST
FPGA Cyclone® V E
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.