VCS tạo ra cảnh báo này khi thực hiện mô phỏng chức năng của IP Bộ điều khiển hiệu năng cao DDR, DDR2 và DDR3 SDRAM II.
Cảnh báo này xuất hiện vì mã đang kết nối một LSB 1-bit của bus 4 bit với đầu vào 2 bit, vì vậy bit 2 của đầu vào clk_reset scan_din không được chạy. Bộ tuần tự đã được san bằng không sử dụng các chuỗi quét trên mem_clks và điều này không quan trọng đối với một thiết kế không cấp (nghĩa là DDR2) vì nó cũng không sử dụng các chuỗi quét. Do đó thông báo này có thể được bỏ qua một cách an toàn.
Cảnh báo[PCWM-W] Độ rộng kết nối cổng không phù hợp <path_name>/SdramController_PLL_Master_phy_alt_mem_phy.v, 1395"clk". Biểu thức 1-bit sau đây được kết nối với cổng 2-bit "scan_din" của mô-đun "SdramController_PLL_Master_phy_alt_mem_phy_clk_reset", phiên bản "clk" Biểu thức: scan_din[0] sử dụng lint=PCWM để biết thêm chi tiết