ID bài viết: 000076010 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 15/06/2015

Đối với một MAX thiết bị 10 mới, Bộ chỉnh sẽ gây ra một lối ra bất thường trong giai đoạn Fitter khi thiết listen_to_nsleep_signal được đặt

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Trong phần mềm Quartus II phiên bản 15.0, một vấn đề kiểm tra tính hợp pháp trong Fitter gây ra một lối ra bất thường trong giai đoạn Fitter listen_to_nsleep_signal khi tham số được thiết lập rõ ràng là đúng nhưng cổng nsleep không được kết nối. Vấn đề này áp dụng cho các thiết kế chỉ nhắm MAX thiết bị 10 ZB16/25/50. Phần mềm Quartus II nên tạo ra lỗi người dùng, nhưng thay vào đó gây ra một lối ra bất thường.

    Bạn có thể gặp phải sự thoát bất thường nếu bạn sử dụng nguyên tử bộ đệm đầu vào hoặc I/O (GPIO) Lite đa năng của Altera để xây dựng IP của bạn.

    Độ phân giải

    Không có giải pháp khắc phục. Vấn đề này sẽ được khắc phục trong bản phát hành phần mềm trong tương lai.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® MAX® 10

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.