ID bài viết: 000075985 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Có vấn đề với tính năng Mã sửa lỗi (ECC) trong bộ điều khiển dựa trên DDR3 SDRAM và DDR2 SDRAM UniPHY trong phiên bản 11.0 không?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Có thể, đã xảy ra sự cố với Mã sửa lỗi (ECC) với tính năng sửa lỗi tự động trong bộ điều khiển dựa trên DDR3 SDRAM và DDR2 SDRAM UniPHY trong phiên bản 11.0. Nếu bạn gặp một lỗi bit duy nhất trong dữ liệu được viết vào bộ nhớ, bộ điều khiển bộ nhớ sẽ ghi dữ liệu với lỗi bit duy nhất vào bộ nhớ, đọc lại với lỗi bit duy nhất, sửa nó ở phía cục bộ để dữ liệu do logic người dùng đọc là chính xác. Mặc dù nó sửa dữ liệu theo logic người dùng hoặc bên cục bộ, nó không ghi dữ liệu đã sửa chữa trở lại thiết bị bộ nhớ như được cho là để.

Vấn đề là do tham số "CTL_ECC_RMW_ENABLED" không được truyền xuống phiên bản bộ điều khiển nên bộ điều khiển không thực hiện ghi đã sửa đổi đọc vì tính năng tự động sửa không được bật.

Giải pháp là -

- Mở .v

- Thêm dòng sau vào tính năng "alt_mem_if_ddr3_controller_top" tức thì:

- ". CTL_ECC_RMW_ENABLED (1),"

Điều này sẽ khiến tính năng tự động sửa được bật.

Vấn đề này sẽ được khắc phục trong phiên bản tương lai của phần mềm và IP Quartus® II.

Các sản phẩm liên quan

Bài viết này áp dụng cho 8 sản phẩm

FPGA Stratix® III
FPGA Stratix® IV GT
FPGA Stratix® IV GX
FPGA Stratix® IV E
FPGA Stratix® V E
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.