Thử nghiệm PCI Express Electrical Gold yêu cầu CBB v2.0 được kết nối với Thiết bị đang được kiểm tra (DUT). CBB gửi tín hiệu 100MHz cho 1ms để chỉ ra Máy trạng thái và đào tạo liên kết (LTSSM) của thiết bị hạ lưu Under Test (DUT) để chuyển tiếp sang một số trạng thái tuân thủ gây nhiều ý kiến. Theo các bang này, DUT sẽ gửi dữ liệu ở tốc độ Gen1, Gen2 (với -3,5db deemphasis) và Gen2 (với tỷ lệ -6db deemphasis) có thể được quan sát trong phạm vi để xác nhận sự tuân thủ tín hiệu điện. CBB là DC kết hợp với máy thu hạ nguồn.
Khi thiết bị Stratix® IV GX được sử dụng làm DUT, vì do được DC kết hợp với CBB với các mức chế độ phổ biến khác nhau, máy thu Stratix IV GX không nhận được điện áp chế độ phổ biến bắt buộc (0,85v) để phát hiện tín hiệu. Do đó, logic trong cấu FPGA thực hiện LTSSM không thể chuyển đổi sang các trạng thái tuân thủ nhiều điều đã nêu để hoàn thành thử nghiệm.