Sự cố quan trọng
Logic bộ điều khiển đặt lại cho Trình biên dịch IP cho PCI Express
triển khai IP cứng với các mô đun đặt lại nội bộ Stratix IV
Thiết bị GX không giám sát trạng thái pll_locked sau
tín busy_altgxb_reconfig hiệu được deasserted. Với tư cách là người
kết quả, bạn có thể quan sát sự bất ổn của liên kết trước Trình biên dịch IP
đối với PCI Express đi vào khôi phục liên kết sau khi mất khóa PLL.
Sự cố này ảnh hưởng đến tất cả Trình biên dịch IP cho IP cứng PCI Express triển khai với các mô-đun đặt lại nội bộ Stratix thiết bị IV GX.
Để tránh vấn đề này, hãy đảm bảo rằng Trình biên dịch IP của bạn cho PCI Đồng hồ tham chiếu bộ thu phát nhanh đáp ứng các yêu cầu sau:
- Đồng hồ tham chiếu phải là một đồng hồ chạy miễn phí có hiệu lực sau khi thiết bị khởi động.
- Đồng hồ tham chiếu phải ổn định trong quá trình hoạt động bình thường, đặt lại mềm, đặt lại nóng, tắt nguồn, trạng thái Liên kết xuống, và các mong đợi khác Tình huống.
Vấn đề này sẽ không được khắc phục trong phiên bản IP trong tương lai Trình biên dịch cho PCI Express. Hoạt động chính xác yêu cầu thiết kế làm theo các ràng buộc về đồng hồ tham chiếu được mô tả trong Giải pháp Phần.