ID bài viết: 000075916 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Khi tôi mô phỏng cấu hình PCI Express (PIPE) x8 trong thiết bị Stratix IV GX, tại sao cổng coreclkout [1] luôn ở mức logic thấp?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Khi bạn khởi tạo bộ thu phát Stratix® IV GX trong cấu hình PCI Express (PIPE) x8, Trình quản lý Trình cắm ALTGX MegaWizard® cung cấp hai bit cho cổng đầu ra, một bit coreclkout cho mỗi khối bộ thu phát.

 

Altera xác định rằng trong quá trình mô phỏng chức năng của cấu hình trên, cấu coreclkout[1] hình luôn bị kẹt ở logic không. Hành vi mong đợi là phải có sự chuyển đổi trên cả hai coreclkout[0] và coreclkout[1].

 

Giải pháp thay thế: Altera khuyên bạn chỉ sử dụng cổng coreclkout[0] để áp đặt logic người dùng trong thiết kế của mình.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Stratix® IV GX

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.