Giao diện PCI 32 bit/66 MHz yêu cầu 49 chân. Do số lượng chân và chức năng logic cần thiết của PCI, các chức năng PCI được triển khai ở nửa trái và phải của chip. Ngoài ra, thanh ghi đầu ra phải là thanh ghi I/O để đảm bảo các yêu cầu của 6ns.
EP1C3 sẽ không hỗ trợ PCI vì giao diện PCI yêu cầu một phần đáng kể tài nguyên thiết bị có sẵn.