ID bài viết: 000075792 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 12/08/2013

Tại sao việc lập trình bộ nhớ flash bị lỗi trên Bộ phát triển Stratix® V FPGA?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Các ví dụ được cung cấp trong phần "Tạo tệp Flash bằng Nios® II EDS" của Hướng dẫn sử dụng Bộ phát triển Stratix® V GX FPGA không chính xác. Họ sử dụng địa chỉ không chính xác cho phần cứng người dùng 1.

    Phạm vi địa chỉ được cung cấp cho Phần cứng Người dùng 1 trong Bảng A-1 Byte Address Flash Map là:

    0x020C,0000 đến 0x0413. FFFF

    Độ phân giải

    Sử dụng các lệnh sau để tạo tệp flash một cách chính xác:

    Đối với các tệp .sof:

    sof2flash --input=<yourfile>_hw.sof --output=<yourfile>_hw.flash --offset=0x020C0000

    --pfl --optionbit=0x00030000 --programmingmode=PSr

    Đối với các tệp .elf:

    elf2flash --base=0x0 --end=0x0FFFFFFF --reset=0x071C0000 --input=<yourfile>_sw.elf

    --output=<yourfile>_sw.flash

    --boot=/components/altera_nios2/boot_loader_cfi.srec

    Bài viết liên quan

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Stratix® V GX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.