ID bài viết: 000075790 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 11/03/2014

Làm cách nào để sử dụng lệnh CHANGE_EDREG để mô phỏng lỗi CRC trong các thiết bị Stratix, Stratix II, Arria GX và Cyclone II trở lên?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Bạn có thể tải xuống các nội dung cần thiết để tạo mộtcrc.jamtập tin và làm theo hướng dẫn dưới đây để đưa ra hướng dẫn CHANGE_EDREG để mô phỏng lỗi CRC trong các thiết bị Stratix®, Stratix II, Arria® GX, Cyclone® II và các thiết bị dòng sau.

Sử dụng tệp JAM đính kèm, thay đổi dòng #9 thành một số tùy chỉnh. Điều này là để thay đổi giá trị tổng kiểm tra CRC.
DRSCAN 32, ;

  1. Điều này sẽ ghi đè lên séc CRC trong Thanh ghi Lưu trữ thông qua hướng dẫn CHANGE_EDREG của bạn.
  2. Chân CRC_Error sẽ bật cao, báo hiệu lỗi CRC.

Bạn có thể sử dụng trình phát JAM dòng lệnh trong phần mềm thiết kế Quartus® II để thực hiện crc.jam Tập tin

Lệnh sẽ là:

quartus_jli -aconfig_io -cn crc.jam

trong đó n sau -c = chỉ mục cáp. Để tìm hiểu chỉ mục cáp cho USB-Blaster, hãy thực™ hiện:

quartus_jli -n

Các sản phẩm liên quan

Bài viết này áp dụng cho 7 sản phẩm

FPGA Cyclone® IV E
FPGA Cyclone® II
FPGA Cyclone® IV GX
FPGA Arria® GX
FPGA Stratix® II
FPGA Cyclone® III
FPGA Cyclone® III LS

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.