Bạn sẽ nhận được thông báo cảnh báo này nếu bạn bật các cổng định cấu hình lại động trong siêu chức năng ALTPLL mà không cần triển khai tính năng ALTPLL_RECONFIG năng động.
Khi sử dụng siêu chức năng ALTPLL, phần mềm Quartus® II sẽ cố gắng thực hiện định tuyến tốt nhất cho đầu ra bộ đếm PLL dựa trên các yêu cầu tài nguyên thiết kế cụ thể. Ví dụ: C0 có thể được nâng cấp lên C3. Nếu công việc ALTPLL_RECONFIG được triển khai, việc nâng cấp bộ đếm sẽ được tự động thực hiện và minh bạch cho người dùng.
Nếu bạn không sử dụng tính năng ALTPLL_RECONFIG lớn, có thể sử dụng tác vụ 'Bảo quản Thứ tự Bộ đếm PLL' để ngăn (các) bộ đếm đầu ra sao lại.
Bạn có thể làm theo trình tự bên dưới để tối ưu hóa bộ đếm đầu ra PLL cho thiết kế của mình:
1. Biên dịch thiết kế và kiểm tra báo cáo trình biên dịch để xem bộ đếm được kết nối với đầu ra đồng hồ nào.
2. Sửa đổi kết nối hết thời gian chờ PLL trong RTL của bạn để khớp với thứ tự (như được chỉ ra trong báo cáo sử dụng PLL).
Ví dụ: nếu bạn thấy clkout0 àSPAN> bộ đếm 3, sau đó di chuyển tất cả các kết nối đầu ra của clockout0 sang clkout3, làm điều này cho tất cả các đầu ra xung nhịp khác.
3. Biên dịch lại thiết kế, lần này với "Duy trì Thứ tự Bộ đếm PLL" được đặt thành BẬT cho PLL trong Trình chỉnh sửa bài tập.