ID bài viết: 000075688 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 30/06/2021

Tại sao tôi thấy lỗi tạo IP cho IP cứng E-Tile cho Intel® FPGA IP Ethernet khi 25G SyncE, IEEE 1588 PTP và RSFEC được bật cùng một lúc?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • Ethernet
  • IP FPGA Intel® Ethernet 25G
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Do sự cố trong Phần mềm phiên bản Intel® Quartus® Prime Pro phiên bản 21.2, bạn sẽ quan sát lỗi tạo IP "custom_rate_25gx1_fec" hiện tại cho tham số "l_elane_ehip_rate" (l_elane_ehip_rate) không hợp lệ" khi 25G SyncE, IEEE 1588 PTP và RSFEC được bật trong IP cứng E-Tile cho Ethernet Intel® FPGA IP.

    Độ phân giải

    Không có giải pháp khắc phục sự cố này.

    Để tạo IP thành công trong phiên bản 21.2, chỉ có thể chọn hai trong ba tùy chọn này cùng một lúc.

    Sự cố này được khắc phục bắt đầu với phiên Intel® Quartus® Prime Pro/Phiên bản Tiêu chuẩn phiên bản 21.3.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    Intel® Agilex™ FPGA và SoC FPGA
    FPGA Intel® Stratix® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.