ID bài viết: 000075684 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 26/07/2017

Tại sao IRQ_HPD của DisplayPort IP Core bất ngờ hiển thị trước khi nguồn video bắt đầu đào tạo liên kết?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    IP FPGA Intel® DisplayPort*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

DisplayPort IP Core Sink có thể hiển thị CR_Lock do tiếng ồn của máy thu. Tệp không hợp CR_Lock có thể dẫn đến IRQ_HPD xác nhận không chính xác trước khi nguồn video bắt đầu đào tạo liên kết. Thiết bị Nguồn DisplayPort nên bỏ qua quy định này IRQ_HPD xác nhận không chính xác cho đến khi đào tạo liên kết bắt đầu.

Các sản phẩm liên quan

Bài viết này áp dụng cho 4 sản phẩm

FPGA Arria® V và FPGA SoC
FPGA Intel® Arria® 10 và FPGA SoC
FPGA Cyclone® V và FPGA SoC
FPGA Stratix® V

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.