Tại sao tôi gặp lỗi mô phỏng khi mô phỏng IP SRIOV P-Tile Avalon® Streaming cho PCI Express* Ví dụ thiết kế cho các thiết bị FPGA Agilex™ 7 sử dụng Modelsim* FPGA Edition?

Do sự cố trong IP truyền phát trực tuyến FPGA P-Tile Avalon® cho PCI Express*, lỗi sẽ được quan sát thấy khi cố gắng mô phỏng ví dụ thiết kế SR-IOV Agilex™ 7 FPGA 3.0x4 bằng ModelSim* FPGA Edition.

Thông báo lỗi sau sẽ được nhìn thấy:

# **Lỗi: (vsim-3033) Khởi tạo 'ctp_tile_encrypted' không thành công. Không tìm thấy đơn vị thiết kế.

# Thời gian: 0 ps Lặp lại: 0 Phiên bản:/pcie_ed_tb/pcie_ed_inst/dut/dut/inst/maib_and_tile/z1565a Tập tin: $MODEL_TECH/.. /altera/verilog/src/ctp_hssi_atoms.sv Đường dây: 39100

Không có giải pháp thay thế có sẵn. Sự cố này dự kiến sẽ không được khắc phục trong bất kỳ bản phát hành nào trong tương lai của Phần mềm Quartus® Prime.

Sử dụng một công cụ mô phỏng được hỗ trợ như Mentor* Graphics ModelSim* SE hoặc Synopsys VCS*.