ID bài viết: 000075633 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 15/03/2019

Tại sao tín hiệu serdes_pll_locked của IP cứng PCI* Express trên của các thiết Intel® Cyclone® V không khóa?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP cứng Cyclone® V cho IP FPGA Intel® PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do vấn đề với Phần mềm Intel® Quartus® prime, thiết bị Intel® Cyclone® V bao gồm 6 kênh thu phát và hai PCIe* Hard IP sẽ thấy một vấn đề trong đó tín hiệu serdes_pll_locked của PCIe* Hard IP trên không thể khóa. IP cứng PCIe thấp hơn không có vấn đề này và đang hoạt động chính xác.

    Độ phân giải

    Để giải quyết vấn đề này, chạy lệnh enable_rx_pma_direct.xml trên tệp SOF do Quartus tạo ra.

    Chạy lệnh từ dòng lệnh như được hiển thị dưới đây, tải xuống lệnh .xml từ đây và chạy nó từ cùng thư mục với tệp dự án Quartus (.qpf).

    quartus_asm -e -x enable_rx_pma_direct.xml

     

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Cyclone® V và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.