ID bài viết: 000075622 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 09/02/2018

Tại sao các thay đổi tốc độ định hướng bị lỗi khi IP PCIe* Intel® Stratix® 10 của tôi yêu cầu thay đổi tốc độ từ Thế hệ thứ 3?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP cứng Avalon-ST Intel® Stratix® 10 cho PCI Express*
  • IP cứng Avalon-MM Intel® Stratix® 10 cho PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do vấn đề với IP cứng Intel® Stratix® 10 PCIe*, nó có thể không gửi được Bộ theo thứ tự chờ điện (EIOS) khi thực hiện thay đổi tốc độ định hướng ra khỏi Gen3 nếu cả hai yêu cầu sau được đáp ứng:

    • Yêu cầu thay đổi tốc độ định hướng ngoài Gen3 và
    • TX ở xa đã vào nhàn rỗi điện trước khi IP cứng PCIe* 10 Intel® Stratix®

    Sự cố này không ảnh hưởng đến liên kết lên ban đầu.

    Sự cố này ảnh hưởng đến tất cả các thiết bị Intel® Stratix® 10 GX L-Tile (ES1, ES2, ES3 và Sản xuất), tất cả các thiết bị Intel® Stratix® 10 SX L-Tile (ES1 và Sản xuất) và thiết bị Intel® Stratix® 10 GX H-Tile ES (ES1, ES2).  Intel® Stratix® Sản xuất H-Tile 10 GX không bị ảnh hưởng.

     

     

    Độ phân giải

    Để thực hiện thay đổi tốc độ, trước tiên xuống tàu đến tốc độ Gen1, sau đó đào tạo lại với tốc độ mong muốn. Ví dụ, để thay đổi từ Gen3 sang Gen2, trước tiên thực hiện thay đổi tốc độ từ Thế hệ thứ 3 sang Thế hệ thứ 1, sau đó thực hiện thay đổi tốc độ từ Thế hệ thứ 1 sang Thế hệ thứ 2.

    Sự cố này được khắc phục bắt đầu với phiên Intel® Quartus® Prime Phiên bản Phần mềm Pro phiên bản 18.0.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.