ID bài viết: 000075620 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 12/07/2021

Trình xem mắt Bộ công cụ gỡ lỗi P-Tile mất bao nhiêu thời gian để lập sơ đồ mắt?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    IP cứng Avalon-ST Intel® Stratix® 10 cho PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Khi bạn chạy chức năng Eye Viewer trong Bộ công cụ gỡ lỗi P-Tile, bạn có thể thấy trạng thái tiến trình tăng lên đến 10% và dừng ở cấp độ này trong một thời gian.

Nếu không có lỗi được báo cáo trong bảng thông báo và bạn có thể đọc thông tin P-Tile, thông số luồng TX và RX, thì không có vấn đề gì với hoạt động của Bộ công cụ gỡ lỗi P-Tile và chức năng Eye Viewer.

Nếu P-Tile được kết nối với hệ thống (bộ công cụ chạy Bộ công cụ gỡ lỗi P-Tile) thông qua kết nối máy chủ JTAG cục bộ, có thể mất khoảng 15 phút để mở mắt cho một luồng. Nếu kết nối được thông qua máy chủ JTAG từ xa, có thể mất đến 40 phút hoặc nhiều hơn để vẽ sơ đồ mắt cho một làn.
 

Độ phân giải

Nếu bạn cần Bộ công cụ gỡ lỗi P-Tile để thiết kế sơ đồ mắt trong thời gian ngắn hơn, hãy sử dụng kết nối máy chủ JTAG™cục bộ để truy cập vào P-Tile.

Các sản phẩm liên quan

Bài viết này áp dụng cho 2 sản phẩm

FPGA và FPGA SoC Intel® Agilex™ 7 Chuỗi F
FPGA Intel® Stratix® 10 DX

1

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.