Do sự cố trong Phần mềm phiên bản Intel® Quartus® Prime Pro phiên bản 20.3 đến 21.2, bạn có thể thấy các vi phạm thời gian giữa các đường dẫn băng qua tên miền đồng hồ trong IP Truyền phát trực tiếp Intel® L-/H-Tile Avalon® cho PCI Express*.
IP Phát trực tuyến Intel® L-/H-Tile Avalon® cho PCI Express* tạo ra logic đồng bộ hóa bắt buộc để vượt qua miền đồng hồ, tuy nhiên, các tập tin hạn chế thiết kế Synopsys* (.sdc) không hạn chế chính xác các đường dẫn này.
Để giải quyết vấn đề này, hãy làm theo các bước tiếp theo:
- Tải altera_pcie_s10_gen3x16_cdc tập tin Hạn chế Thiết kế Synopsys* (.sdc)
- Thêm altera_pcie_s10_gen3x16_cdc.sdc vào dự án Intel® Quartus® của bạn
- altera_pcie_s10_gen3x16_cdc.sdc phải được đặt sau IP phát trực tuyến Avalon® Intel® L-/H-Tile cho tệp cấu hình PCI Express* (.ip)
Sự cố này được khắc phục bắt đầu với phiên Intel® Quartus® Prime Phiên bản Phần mềm Pro phiên bản 21.3.