ID bài viết: 000075576 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 27/08/2013

Có vấn đề gì với việc hợp nhất (các) PLL trong ALTLVDS_RX siêu chức năng trong phần mềm Quartus II phiên bản 10.0 không?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Có thể, đã xảy ra sự cố với việc hợp nhất (các) PLL trong siêu chức năng ALTLVDS_RX trong phiên bản phần mềm Quartus® II phiên bản 10.0 và 10.0 SP1. Không thể chọn tùy chọn "Sử dụng PLL được chia sẻ cho máy thu và máy phát" trong ứng dụng ALTLVDS_ Siêu chức năng RX.

     

    Giải pháp là đặt "trình điều khiển common_rx_tx_pll" thành "BẬT" trong tệp biến thể ALTLVDS_RX tạo.

     

    Ví dụ về mã VHDL:

     common_rx_tx_pll => "TẮT",  (Giá trị được chỉ định cũ)

     common_rx_tx_pll => "BẬT" ,   (Giá trị mới được chỉ định)

     

    Ví dụ về mã Verilog:

    ALTLVDS_RX_component.common_rx_tx_pll = "OFF", (Giá trị được gán cũ)

    ALTLVDS_RX_component.common_rx_tx_pll = "ON", (Giá trị mới được chỉ định)

     

    Độ phân giải Sự cố này được khắc phục trong phiên bản 10.1 của phần mềm Quartus II.

    Bài viết liên quan

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Stratix® IV

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.