Làm cách nào để giải quyết vi phạm thời gian giữ đối với các đường dẫn trong đó thanh ghi đích được triển khai bên trong khối DSP chuyên dụng trong thiết bị Arria® V?

Do sự cố trong phần mềm Quartus® II phiên bản 13.1 trở về trước, bạn có thể thấy vi phạm giữ trong thiết kế Arria® V cho các đường dẫn trong đó thanh ghi nguồn được thực hiện bằng thanh ghi lõi tiêu chuẩn và thanh ghi đích được triển khai dưới dạng thanh ghi đầu vào DSP chuyên dụng.

Để khắc phục sự cố này, hãy hạn chế quá mức các yêu cầu giữ trong quá trình lắp bằng cách thêm ràng buộc này vào tệp Ràng buộc Thiết kế Synopsys (.sdc) của bạn:

if {($::Quartus(nameofexecutable) == "quartus_map") || ($::Quartus(nameofexecutable) == "quartus_fit")} {
set_min_delay -from [get_keepers {<sourece register>}] -to [get_keepers {<destination register>}] 0.1
}

Nếu các vi phạm bạn đang thấy lớn hơn 100 ps, thì giá trị quá hạn chế có thể tăng lên.

Sự cố này đã được khắc phục khi khởi động phần mềm Quartus® II phiên bản 13.1.2