ID bài viết: 000075567 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 18/06/2018

Tại sao bit khóa mẫu của Intel® Arria® 10 PCI* Express HIP khi nhận được mẫu tuân thủ sửa đổi tại LTSSM=Trạng thái Tuân thủ Không đạt yêu cầu?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    IP cứng Intel® Arria® 10 Cyclone® 10 cho PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Sự cố quan trọng

Mô tả

Theo đặc điểm kỹ thuật PCIe*, khi LTSSM của PCIe* Root Port hoặc Endpoint ở trạng thái tuân thủ gây ảnh hưởng, bit khóa mẫu trong dữ liệu được truyền nên được thiết lập, khi nhận được mẫu tuân thủ và khóa các khóa theo kiểu tuân thủ đã sửa đổi. Intel® Arria® IP cứng PCIe* 10 gặp vấn đề, điều đó có nghĩa là nó sẽ không bao giờ khóa mẫu tuân thủ đã sửa đổi. IP cứng Intel Arria 10 PCIe* đang kỳ vọng mẫu dữ liệu 4A_BC_B5_BC { D10.2, K28.5, D21.5, K28.5 } là một trong các trình tự sau:

  1. BC_4A_B5_BC { K28.5, D10.2, D21.5, K28.5 }
  2. BC_BC_4A_B5 { K28.5, K28.5, D10.2, D21.5 }
  3. B5_BC_BC_4A { D21.5, K28.5, K28.5, D10.2 }
  4. 4A_B5_BC_BC { D10.2, D21.5, K28.5, K28.5 }

 

Độ phân giải

Không có giải pháp nào cho Errata này. Ứng dụng người dùng cần nhận thức được giới hạn và quan tâm đến kịch bản này.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Intel® Arria® 10 và FPGA SoC

1

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.