ID bài viết: 000075554 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Hành vi mô phỏng cho các ứng rx_phase_comp_fifo_error sự khác biệt giữa tần số đồng hồ đọc và ghi trong Cyclone® IV GX là gì?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Trong mô phỏng, tín hiệu rx_phase_comp_fifo_error cho các thiết bị Cyclone® IV GX sẽ hiển thị khi có sự khác biệt về tần số giữa đồng hồ đọc và ghi của FIFO giao tiếp theo pha. Sau khi được xác nhận, rx_phase_comp_fifo_error duy trì nhất định cho đến khi rx_digital_reset định.

Tuy nhiên, nếu đồng hồ đọc không bật tắt trong ghế thử nghiệm mô phỏng, tín hiệu rx_phase_comp_fifo_error sẽ không hiển thị. Điều này không khớp với hành vi thiết bị thực tế mà rx_phase_comp_fifo_error sẽ hiển thị nếu đồng hồ đọc không được chuyển đổi.

Độ phân giải

N/A

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Cyclone® IV GX

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.