Khi sử dụng giao diện thanh ghi Avalon®-MM trong Intel® FPGA IP JESD204B, bạn có thể cho phép đảo ngược phân cực qua bit[0] thanh ghi lane_ctrl_ (0x4 - 0x20), nơi đại diện cho số làn được nhắm mục tiêu.
Tham khảo các liên kết sau cho bản đồ địa chỉ JESD204B và định nghĩa đăng ký:
TX: https://www.intel.com/content/www/us/en/programmable/support/literature/ug/altera_jesd204_tx_regmap.html
RX: trình điều https://www.intel.com/content/www/us/en/programmable/support/literature/ug/altera_jesd204_rx_regmap.html
Đối với các thiết kế không sử dụng giao diện đăng ký, làm theo hướng dẫn trong hướng dẫn giải quyết bên dưới, để cho phép đảo chiều phân cực trên cơ sở mỗi làn trong hệ thống JESD204B Intel® FPGA IP.
Nếu không có khả năng truy cập thanh ghi lõi JESD204B Intel® FPGA IP, hãy làm theo trình tự giải quyết bên dưới để bật đảo chiều.
Thay đổi thư mục thành /altera_jesd204_phy_//
Mở tệp < LÕIIP>_altera_jesd204_phy__.v với bất kỳ trình chỉnh sửa văn bản nào.
Tìm kiếm kết .csr_lane_polarity trong trình điều inst__mlpcs tức thì.
Chiều rộng của cổng đầu vào csr_lane_polarity là L, trong đó L đại diện cho tổng số làn trong lõi JESD204B Intel® FPGA IP. LSB đại diện cho làn 0, 1 bit đáng kể nhất đại diện cho làn 1,..., MSB đại diện cho làn L-1.
Để cho phép đảo ngược phân cực, ổ đĩa 1 đến bit mục tiêu trong csr_lane_polarity cổng đầu vào.
Ví dụ sau cho thấy thiết kế 8 làn, ngược cực cho làn 0 sang làn 2:
tên < mô-đun>_altera_jesd204_phy__ #(
...
altera_jesd204_tx_mlpcs #(
...
) inst_tx_mlpcs (
...
.csr_lane_polarity (7'b0000_0111), // TX: phân cực bị đảo ngược cho làn 0-2
...
);
altera_jesd204_rx_mlpcs #(
...
) Inst_rx_mlpcs (
...
.csr_lane_polarity (7'b0000_0111), // RX: phân cực bị đảo ngược cho các làn 0-2
...
);
...