ID bài viết: 000075530 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 18/12/2018

Tại sao Lõi IP FPGA Reed Solomon Tốc độ cao tạo ra một bộ ký hiệu kiểm tra không chính xác cho dữ liệu của tôi?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP FPGA Intel® IP-RSCODEC-HS
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố với việc tạo nguồn RTL của Lõi IP FPGA Reed Solomon Tốc độ cao, nếu tham số 'Siêu tối ưu hóa' được đặt thành 'Cao', IP sẽ tạo ra một bộ ký hiệu kiểm tra không chính xác cho tải trọng dữ liệu đến.

    Độ phân giải

    Để khắc phục sự cố này, đặt tham số 'Siêu tối ưu hóa' thành 'Thấp'.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.