ID bài viết: 000075512 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 21/04/2021

Lỗi (suppressible): .. /.. /altera_rs_ser_dec_191/SIM/rs2_altera_rs_ser_dec_191_y4pqgea.vhd(668): (vcom-1130) Cổng "in0_empty" của thực thể "altera_avalon_st_splitter" không nằm trong thành phần đang được khởi tạo.

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    Bộ mã hóa/Bộ giải mã Reed-Solomon II IP FPGA Intel® IP-RSCODECII
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do sự cố với Intel® FPGA IP Reed Solomon II trong Phần mềm Intel® Quartus® Prime Pro Edition phiên bản 21.1 trở về trước, bạn có thể gặp lỗi trên khi mô phỏng mô hình mô phỏng VHDL trong phần mềm Modelsim*.

Độ phân giải

Để khắc phục sự cố này, bạn có thể sử dụng mô hình mô phỏng Verilog.

Các sản phẩm liên quan

Bài viết này áp dụng cho 3 sản phẩm

FPGA Intel® Cyclone® 10 GX
FPGA Intel® Arria® 10 và FPGA SoC
FPGA Intel® Stratix® 10 và FPGA SoC

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.