ID bài viết: 000075501 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 09/02/2018

Tại sao dữ liệu đầu ra lõi Viterbi IP không chính xác khi tín hiệu sink_val liên tục được điều khiển cao?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP FPGA Intel® Viterbi
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do vấn đề với phần mềm Intel® Quartus® Prime phiên bản 16.0 và 16.1, bạn có thể gặp phải vấn đề trên nếu tín hiệu sink_val của lõi Viterbi IP không liên tục được điều khiển cao.

    Độ phân giải

    Sự cố này đã được khắc phục trong phần mềm Intel Quartus Prime phiên bản 17.0.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    Thiết bị có thể lập trình Intel®

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.