Sự cố quan trọng
Có vấn đề nào đã biết với cài đặt đăng ký trong tệp 'c3_reconfig.c' được tạo ra bởi Ví dụ thiết kế cấu hình lại động IP cứng E-tile cho Intel® Stratix® 10 FPGA hoạt động trong các chế độ "25G Ethernet sang Giao thức CPRI" , "Giao thức Ethernet 10G/25G" hoặc chế độ "Giao thức CPRI"?
Có. Do có vấn đề trong phiên bản Phần mềm Intel® Quartus® Prime Pro phiên bản 20.3 trở lên, tệp 'c3_reconfig.c' được tạo ra bởi E-tile Hard IP Dynamic Reconfiguration Design Example Intel® Stratix® 10 FPGA hoạt động trong các chế độ "25G Ethernet sang Giao thức CPRI", "Giao thức Ethernet 10G/25G" hoặc "Giao thức CPRI" có ghi đăng ký không chính xác cho địa chỉ thanh ghi bộ thu phát 0x30E, bit [7]. Có thể tìm thấy các ghi này trong các chức năng sau:
"25G Ethernet sang Giao thức CPRI"
• c3_ehiplane_rcfg_25gptpfec_to_9p8gcpri
• không c3_ehiplane_rcfg_25gptpfec_to_4p9gcpri
• C3_ehiplane_rcfg_25gptpfec_to_2p4gcpri
• C3_ehiplane_rcfg_10gcpri_to_9p8gcpri
"Giao thức Ethernet 10G/25G"
• c3_ehiplane_rcfg_25gptpfec_to_1gptp
• không c3_ehiplane_rcfg_10gptp_to_1gptp
• C3_ehiplane_rcfg_25gptpnofec_to_1gptp
"Giao thức CPRI"
• C3_cpriphy_rcfg_grp_a_to_grp_b
• C3_cpriphy_rcfg_grp_a_to_grp_c
Trong mỗi chức năng này, các truy cập đăng ký sau đây không chính xác:
HIP OSC CLK SCG EN
rdata0 = IORD(xcvr_base_addr, 0x30E);
wdata = (rdata0 & 0xFFFFFF7F) | 0x80;
IOWR(xcvr_base_addr, 0x30E, wdata);
Để giải quyết vấn đề này, thực hiện các bước sau:
- Chuyển đến thư mục "/phần mềm/dynamic_reconfiguration_hardware/".
- Mở tệp 'c3_reconfig.c'.
- Xác định vị trí các chức năng được trích dẫn trong mô tả ở trên.
- Bình luận về các phần sau (3) của mã:
HIP OSC CLK SCG EN
rdata0 = IORD(xcvr_base_addr, 0x30E);
wdata = (rdata0 & 0xFFFFFF7F) | 0x80;
IOWR(xcvr_base_addr, 0x30E, wdata);
- Lưu tệp 'c3_reconfig.c'.
- Tái xây dựng dự Nios mềm mới để có được tệp .elf mới.