ID bài viết: 000075466 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 30/10/2018

Tại sao out_channel lõi IP Intel® CIC đa đầu vào của tôi hết trình tự?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP FPGA Intel® CIC
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Do có lỗi trong tính toán lõi IP Intel® CIC về độ trễ trong khối đầu ra, giao thức out_channel quan hệ out_data giảm một lần. Ví dụ: nếu bộ lọc CIC của bạn có 10 đầu vào, out_data cung cấp dữ liệu cho kênh 0 trong khi out_channel chỉ kênh 9.  Lỗi căn chỉnh kênh này sẽ có trong cả mô phỏng và thiết kế tổng hợp.

    Độ phân giải

    Để giải quyết vấn đề này, hãy thêm một giai đoạn đăng ký bổ sung out_data. Giai đoạn này có thể được thêm vào RTL. Giai đoạn đăng ký bổ sung này sửa out_channel quan hệ out_data nhau.

    Vấn đề này được lên lịch sẽ được khắc phục trong bản phát hành trong tương lai của phần mềm Intel® Quartus® Prime.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    Thiết bị có thể lập trình Intel®

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.