Trong các phiên bản phần mềm Quartus® II 6.1 đến 7.1 SP1, khi bạn sử dụng phần mềm đồng bộ nguồn, phần mềm Quartus II sẽ tự động đặt độ trễ đầu vào-sang-đăng ký IOE cho bit đường dẫn dữ liệu được bù thành "0". Tuy nhiên, cài đặt mặc định cho độ trễ đầu vào-sang-đăng ký IOE cho phần còn lại của các bit trong bus dữ liệu là cài đặt tối đa. Do đó, bit bù có độ trễ thời gian khác với phần còn lại của bus.
Để xem bạn có bị ảnh hưởng bởi sự cố này hay không, hãy kiểm tra cài đặt độ trễ trong báo cáo Biên dịch. Trong mục Fitter, trong Phần Tài nguyên, mở Bản tóm tắt Chuỗi Độ trễ. Kiểm tra độ trễ cho mỗi bit trong bus được đặt thành "0". Nếu cài đặt độ trễ không bằng 0, hãy sử dụng Trình chỉnh sửa chuyển nhượng để đặt "Độ trễ đầu vào từ ghim đến Đăng ký đầu vào" thành "0" cho tất cả các bit bus bị ảnh hưởng được PLL ép nhịp trong chế độ khôi phục đồng bộ nguồn.
Vấn đề này đã được khắc phục bắt đầu với phần mềm Quartus II phiên bản 7.2. Việc thay đổi đồng bộ nguồn PLL áp dụng cho tất cả các đầu vào được cung cấp bởi đầu ra được bù của PLL và bạn không phải thay đổi các cài đặt độ trễ đầu vào để đăng ký.