ID bài viết: 000075414 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 16/06/2017

Tại sao tôi có thể thấy lỗi truyền khi chạy một làn triển khai lõi IP SerialLite III trên Intel® Stratix® 10 FPGA cứng?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    IP FPGA Intel® Truyền trực tiếp Lite III nối tiếp
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Bạn có thể thấy Lỗi truyền khi chạy triển khai lõi IP SerialLite III một làn trên Intel® Stratix® 10 FPGA trên phần cứng nếu chu kỳ nhàn rỗi bắt buộc giữa giá trị tham số bursts được đặt thành 2.

Độ phân giải

Để giải quyết vấn đề này, thay đổi các chu kỳ nhàn rỗi bắt buộc giữa các loạt giá trị thành 1. Hồi quy và biên dịch lại.

Sự cố này dự kiến sẽ được khắc phục trong bản sản xuất đầy đủ tiếp theo của Phần mềm Intel® Quartus® Prime phiên bản Pro.

Các sản phẩm liên quan

Bài viết này áp dụng cho 3 sản phẩm

FPGA SoC Intel® Stratix® 10 SX
FPGA Intel® Stratix® 10 và FPGA SoC
FPGA Intel® Stratix® 10 GX

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.