ID bài viết: 000075400 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 30/11/2017

Tại sao yêu cầu chuyển đổi pha không nhất thiết của coreclock cho Intel® Arria® 10 LVDS trong bản tóm tắt GUI và sổ tay?

Môi Trường

  • ALTLVDS_TX
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do lỗi trong LVDS Qsys GUI, nó cho thấy pha của đồng hồ lõi bị kẹt ở 0 độ, trong khi theo sổ tay Intel® Arria® 10, đó phải là yếu tố 180/SERDES.

    Độ phân giải

    Sự cố này được khắc phục bắt đầu với Intel® Arria® 10 Core Fabric và Sổ tay I/Os Đa năng phiên bản 18.0.1

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Arria® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.