Tại sao Thiết kế mẫu Intel® Arria®10 Độ trễ thấp 10G MAC 1G/2.5G/10G (cài đặt trước) cho thấy lỗi thời gian?

Do vấn đề tối ưu hóa, khi sử dụng Thiết kế mẫu Ethernet MAC độ trễ thấp 1G/2.5G/10G Arria® 10, có thể thấy lỗi thời gian thiết lập giữa PCS mềm sang truyền pcS cứng 10G.

Để khắc phục lỗi thời gian thiết lập này, dưới sự hạn chế về thời gian lưu trữ từ PCS mềm sang PCS cứng 8G để giảm bớt thời gian đóng thiết lập bằng cách sử dụng hạn chế dưới đây:

nếu {![ chuỗi bằng "quartus_sta" $::TimeQuestInfo(nameofexecutable)] } {
set_min_delay -từ [get_keepers *|alt_mge16_phy_xcvr_term:*|tx_parallel_data_a10*] đến [get_keepers *|twentynm_pcs*:*|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs~tx_clk2_by2_1.reg] -0,2ns
}

Sự cố này không được dự kiến sẽ được khắc phục trong phiên bản phần mềm Intel® Quartus® Prime phiên bản trong tương lai.