ID bài viết: 000075372 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 27/11/2017

Tại sao tín hiệu waitrequest không được xác nhận trong quá trình đặt lại khi mô phỏng Lõi IP 10 Intel® Stratix® Ethernet 40 Gbps Độ trễ thấp?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP FPGA Intel® 40G Ethernet Độ trễ thấp
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Do sự cố trong bản phát hành phần mềm Intel® Quartus® Prime 17.1, trong mô phỏng, bạn sẽ thấy tín hiệu waitrequest vẫn được hủy khẳng định (thấp) ngay cả khi thiết lập lại được xác nhận. Điều này vi phạm đặc tả Giao diện ánh xạ bộ nhớ Avalon® và có thể dẫn đến lỗi từ một số testbenches, nhưng nó không phải là vấn đề chức năng.

    Độ phân giải

    Để khắc phục sự cố này, bạn có thể bỏ qua hành vi này và bỏ qua các lỗi testbench hoặc hạ cấp chúng xuống cảnh báo.

    Sự cố này được khắc phục bắt đầu từ phiên bản 18.0 của phần mềm Intel® Quartus® Prime Pro Edition

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.