ID bài viết: 000075368 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 28/03/2017

Có vấn đề nào trong biến thể VHDL của Lõi Ethernet PHY đa tốc độ 1G/2.5G/5G/10G cho thiết bị Arria V hoặc Arria 10?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP FPGA Intel® Ethernet Đa tốc độ 1G 2.5G 5G 10G
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Có thể, nếu bạn tạo tức thì Lõi Ethernet PHY đa tốc độ 1G/2.5G/10G cho các thiết bị Arria® V hoặc Arria® 10 trong VHDL tạo ra một khối, đã xảy ra sự cố tập tin giới hạn thời gian (.sdc).

    Các hạn chế thời gian do Lõi IP cung cấp là không hợp lệ và phân tích thời gian thích hợp sẽ không được thực hiện.

     

    Độ phân giải

    Để giải quyết vấn đề này, không sử dụng khối tạo VHDL để khởi tạo lõi IP.

    Vấn đề này được lên lịch sẽ được khắc phục trong bản phát hành trong tương lai của phần mềm Intel® Quartus® Prime.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA Intel® Arria® 10 và FPGA SoC
    FPGA Arria® V và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.