ID bài viết: 000075322 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 26/11/2012

Cấu hình JTAG không hợp lệ

Môi Trường

    Phiên bản đăng ký Intel®Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do có vấn đề trong phần mềm Quartus® II phiên bản 12.0 SP2 và cũ hơn, bạn có thể thấy lỗi này trong SignalTap™ II Logic Analyzer khi bạn sử dụng cáp USB-Blaster™ II với thiết bị Arria® V.

Độ phân giải

Để khắc phục sự cố này, thực hiện các bước sau đây sau khi lập trình Tệp đối tượng SRAM (.sof). Lưu ý rằng có thể tìm thấy tệp thực thi jtagconfig trong thư mục cài đặt phần mềm /quartus/bin hoặc thư mục cài đặt phần mềm < Configrtus II>/quartus/linux.

  1. Mở lời nhắc lệnh
  2. Nhập lệnh sau
    jtagconfig
  3. Xác minh số cáp bạn đang sử dụng
  4. Nhập lệnh sau:
    jtagconfig --setparam JtagClock 16M
  5. Xác minh sự thay đổi bằng cách gõ lệnh sau:
    jtagconfig - -getparam JtagClock

Vấn đề này đã được khắc phục bắt đầu với phần mềm Quartus II phiên bản 12.1.

Các sản phẩm liên quan

Bài viết này áp dụng cho 5 sản phẩm

FPGA Arria® V GT
FPGA SoC Arria® V ST
FPGA SoC Arria® V SX
FPGA Arria® V GX
FPGA Arria® V GZ

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.