ID bài viết: 000075276 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 18/05/2013

Tần số của coreclkout được báo cáo không chính xác cho IP cứng Stratix V cho Lõi IP PCI Express khi sử dụng ATX PLL

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Tần suất được báo cáo coreclkout không chính xác cho IP Stratix V cứng cho Lõi PCI Express IP khi PLL ATX được sử dụng trong các thiết bị ES Thế hệ thứ 1 và Thế hệ thứ 2. Đối với các biến thể ES thế hệ thứ 2, tần số báo cáo về phần mềm Quartus II là coreclkout một nửa tần số thực tế. Đối với các biến thể ES thế hệ thứ 1, tần số rằng các báo cáo phần mềm Quartus II cho coreclkout là một quý tần số thực tế

    Độ phân giải

    Sự cố này đã được khắc phục trong phiên bản 12.1 của Stratix V Hard IP cho Lõi IP PCI Express.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Stratix® V

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.