ID bài viết: 000075245 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 10/02/2014

Tại sao mô phỏng Cadence* NCSIM* Arria® V PCIe* của tôi bị kẹt hoàn toàn trong L0 và thời gian chờ?

Môi Trường

    Phiên bản đăng ký Intel®Intel® Quartus® II
    IP cứng Avalon-MM Arria® V cho IP FPGA Intel® PCI Express*
    IP cứng Avalon-MM Arria® V GZ cho IP FPGA Intel® PCI Express*
    DMA Avalon-MM Chuỗi V cho PCI Express*
    IP cứng Arria® V cho IP FPGA Intel® PCI Express*
    IP cứng Arria® V GZ cho IP FPGA Intel® PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do sự cố khi mô phỏng IP cứng Arria® V cho PCI* Express* bằng Cadence* NCSim* trong Quartus® II phiên bản 13.0SP1, các mô hình mô phỏng phải được cập nhật.

Độ phân giải

Có thể tìm thấy các tệp cập nhật tại NewArriaVModelFiles.zip và thay thế các tệp hiện có tại vị trí:

< phiên bản Quartus của bạn>\quartus\eda\sim_lib\cadence

Sự cố này đã được khắc phục bắt đầu từ Quartus® II phiên bản 14.0.

Các sản phẩm liên quan

Bài viết này áp dụng cho 5 sản phẩm

FPGA Arria® V GT
FPGA Arria® V GX
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Arria® V ST

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.