ID bài viết: 000075235 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Giá trị độ trễ lập trình IOE cho D1-D6, được nêu trong bảng dữ liệu Stratix IV, đại diện cho tổng độ trễ hoặc độ trễ cơ bản với các cài đặt có sẵn D1-D6 không?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Giá trị độ trễ lập trình IOE cho D1-D6, được nêu trong bảng dữ liệu Stratix® IV, đại diện cho tổng độ trễ với các cài đặt có sẵn D1-D6 tương ứng. Các bước định chuẩn độ trễ xấp xỉ là tổng độ trễ D1-D6 chia cho các cài đặt có sẵn tương ứng.

Các sản phẩm liên quan

Bài viết này áp dụng cho 3 sản phẩm

FPGA Stratix® IV E
FPGA Stratix® IV GT
FPGA Stratix® IV GX

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.