ID bài viết: 000075222 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 17/11/2011

Phân tích thời gian cho Trình biên dịch PCI Express × biến thể nhắm mục tiêu đến Cyclone IV GX

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Phần mềm Quartus II không thực hiện phân tích thời gian cho cấu FPGA chỉnh trong các Cyclone iv GX ×; do đó, các biến thể phân tích thời gian thất bại không được xác định.

    Vấn đề này ảnh × biến thể trong thiết bị Cyclone IV GX.

    Độ phân giải

    Bạn có thể tạo theo cách thủ công ràng buộc đồng hồ bắt buộc. cung cấp thông tin liên quan để hạn chế này. Trong tỷ < bổ trợ này> là 8.000 cho 125 Đồng hồ ứng dụng MHz và 16 cho đồng hồ ứng dụng 62,5 MHz.

    Hạn chế về đồng hồ
    # create_clock -name {core_clk_out} -period -waveform { 0.000 8.000 } [get_nets {*altpcie_hip_pipen1b_inst | core_clk_out~clkctrl}]

    Vấn đề này đã được khắc phục trong phiên bản 10.1 của phần mềm Quartus II.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Cyclone® IV

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.