ID bài viết: 000075210 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Tại sao tôi không thể chỉ định đầu vào 3,3 V cho ngân hàng có VCCIO được kết nối với 2.5 V

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    LVTTL 3.3-V và LVCMOS 3.3-V hỗ trợ VCCIO được kết nối với dòng thiết bị 3.3 V, 3.0 V hoặc 2.5 V để hoạt động đầu vào trên dòng thiết bị Arria® V và Stratix® V.

    Trong các phiên bản 11.0 và 11.1 của phần mềm Quartus® II, gán một chân với tiêu chuẩn yêu cầu VCCIO được kết nối với 2.5 V (chẳng hạn như đầu ra 2.5 V) và đầu vào LVCMOS/LVTTL 3.3-V sẽ dẫn đến lỗi phù hợp hơn.

    Độ phân giải

    Thực hiện chuyển nhượng tiêu chuẩn I/O là 2,5 V cho đầu vào yêu cầu tiêu chuẩn 3.3-V LVCMOS/LVTTL.

    Thông số kỹ thuật đầu vào tiêu chuẩn 2.5 V tương tự như thông số kỹ thuật 3.3-V ngoại trừ Pri là 0,7 V thay vì 0,8 V.  Xem bảng dữ liệu thiết bị sau để biết thêm thông tin về ngưỡng điện áp đầu vào:

    Vấn đề này sẽ được khắc phục trong phiên bản phần mềm Quartus II trong tương lai.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 5 sản phẩm

    FPGA Stratix® V GS
    FPGA Arria® V GX
    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V E

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.