Phần tử I/O (IOE) thanh ghi trong chuỗi thiết bị Stratix® và Cyclone® bao gồm tín hiệu rõ ràng (sclr) đồng bộ, nhưng không có tùy chọn nào trong phần mềm Quartus® II sử dụng tín hiệu sclr này. Ví dụ, khi bạn áp dụng tùy chọn logic Fast Output Register vào thanh ghi đầu ra, phần mềm Quartus II đặt thanh ghi này vào IOE, nhưng không sử dụng tín hiệu sclr của thanh ghi IOE. Phần mềm Quartus II sử dụng một phần tử logic (LE) để triển khai chức năng rõ ràng đồng bộ với một cổng AND trên tín hiệu dữ liệu và tín hiệu rõ ràng.
Để tận dụng tín hiệu rõ ràng đồng bộ, khởi tạo DFFEAS nguyên thủy trong thiết kế của bạn và kết nối tín hiệu sclr một cách thích hợp, như được hiển thị trong ví dụ sau:
module dff_with_sclr_packable_in_io (input d, clk, sclr, output q);
dffeas my_packable_dff (.d(d), .clk(clk), .sclr(sclr), .q(q));
endmodule
Theo mặc định, thanh ghi này được đặt trong lõi của thiết bị, nhưng nếu bạn áp dụng bài tập Thanh ghi Đầu vào Nhanh hoặc Thanh ghi Đầu ra Nhanh, thanh ghi được đóng gói vào phần tử I/O và sử dụng phần cứng chuyên dụng sclr.
Để biết thêm thông tin về các nguyên thủy cấp thấp như DFFEAS, hãy tham khảo Hướng dẫn Thiết kế Với Phần cứng nguyên thủy cấp thấp (PDF).