ID bài viết: 000075161 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 02/09/2014

Tại sao tôi không thể hợp nhất nhiều phiên bản IP SDI chia sẻ một PLL Tx khi triển khai giao thức ba tiêu chuẩn trên các thiết bị thu phát Stratix V, Arria V và Cyclone V?

Môi Trường

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    IP SDI ở chế độ Ba tiêu chuẩn triển khai cấu hình lại PLL để chuyển đổi tốc độ dữ liệu trên các thiết bị thu phát Stratix® V, Arria® V Cyclone® V. Nếu có nhiều hơn một phiên bản IP chia sẻ một bộ thu phát Tx PLL, thì bắt buộc phải chuyển XCVR_TX_PLL_RECONFIG_GROUP .qsf. Chi tiết của tác vụ này được mô tả trong phần 'Cấu hình lại PLL' của Hướng dẫn Sử dụng Bộ thu phát PHY IP.

    http://www.altera.com/literature/ug/xcvr_user_guide.pdf

    Độ phân giải

     

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 10 sản phẩm

    FPGA Stratix® V GX
    FPGA SoC Cyclone® V SX
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Cyclone® V GX
    FPGA Cyclone® V GT
    FPGA SoC Arria® V SX
    FPGA Arria® V GZ
    FPGA Arria® V GX
    FPGA Stratix® V

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.