ID bài viết: 000075146 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 16/10/2015

Làm thế nào tham số băng thông PLL phân số có thể được đặt thành "cao" trong máy tính cấu hình lại PLL cho Stratix® V, Arria® V hoặc Cyclone® V?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Trong máy tính cấu hình lại vòng lặp khóa pha (PLL) cho các thiết bị Stratix® V, Arria® V hoặc Cyclone® V, cài đặt băng thông PLL phân đoạn được cố định thành "thấp". Không thể sửa đổi cài đặt băng thông trong máy tính vì đặc điểm kỹ thuật jitter trong bảng dữ liệu chỉ bao gồm các PLLs phân đoạn với băng thông thấp.

Độ phân giải

Nếu bạn cần cấu hình lại cài đặt băng thông PLL phân số của mình thành "cao", hãy gọi trình chỉnh sửa tham số PLL Intel FPGA IP và nhập cài đặt băng thông cùng với các cài đặt bộ đếm bắt buộc. Tạo tệp MIF và tìm kiếm cài đặt bit trong tệp MIF này.

Các sản phẩm liên quan

Bài viết này áp dụng cho 14 sản phẩm

FPGA Stratix® V GX
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Cyclone® V GX
FPGA Cyclone® V GT

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.