Sự cố quan trọng
Mô tả
Sự cố này ảnh Arria giao diện Cyclone V V và V.
Trình mô phỏng NC-Sim yêu cầu mỗi tệp chứa một thời gian chỉ thị mở rộng. Một số tệp Altera Verilog hoặc System Verilog đối với mô phỏng HPS có thể thiếu quy mô thời gian cần thiết.
Độ phân giải
Giải pháp cho vấn đề này là thêm các mục sau vào bất kỳ các tệp thiếu chỉ thị về quy mô thời gian:
timescale 1 ps / 1 ps
Vấn đề này sẽ được khắc phục trong một phiên bản trong tương lai.