ID bài viết: 000075135 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 12/09/2012

Tại sao liên kết Stratix V PCI Express Gen1/2 của tôi có thể không được đào tạo chính xác?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do các cài đặt PMA không tối ưu cho các thiết kế Gen1 và Gen2 trong lõi IP cứng Stratix® V PCI Express®, bạn có thể gặp sự cố với liên kết PCI Express của mình không được đào tạo chính xác đến trạng thái L0, và thay vào đó có thể quan sát thấy rằng các chuyển đổi LTSSM giữa 0,1,2,4,0,1,2,4....

    Độ phân giải

    Sự cố này đã được khắc phục trong phần mềm Quartus® II phiên bản 12.0 DP2 trở lên.  Tham khảo liên kết sau để biết hướng dẫn cài đặt Bản vá thiết bị (DP):

    http://www.altera.com/support/kdb/solutions/rd06202012_726.html

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA Stratix® V GX
    FPGA Stratix® V GT

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.