ID bài viết: 000075120 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Tại sao tôi thấy tổ chức thiết kế sld_hub:sld_hub_inst trong thiết kế của tôi?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Thực thể sld_hub là một bộ điều khiển giao diện giữa các chân JTAG trên thiết bị của bạn và các tính năng Quartus® II sau đây sử dụng chân JTAG:

  • Bộ phân tích Logic SignalTap™ II
  • Trình chỉnh sửa nội dung bộ nhớ trong hệ thống
  • Giao diện Phân tích Logic
  • Nios® II JTAG UART
  • Nios II gỡ lỗi trên chip (OCD)

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Stratix® II

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.