ID bài viết: 000075101 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 15/12/2019

Giao diện LVDS I/O tốc độ cao FPGA Intel® Stratix® 10 Intel® Stratix® có thể được tự động đặt thành tốc độ dữ liệu hoặc sự chuyển đổi pha khác không?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Có thể đặt giao diện LVDS I/O tốc độ cao Intel® Stratix® 10 FPGA thành tốc độ dữ liệu hoặc sự chuyển đổi pha khác, nhưng chỉ khi tùy chọn Sử dụng PLL bên ngoài được chọn trong trình chỉnh sửa tham số lõi LVDS SERDES Intel® FPGA IP. Nếu tùy chọn này không được chọn, việc thay đổi tốc độ dữ liệu hoặc sự chuyển đổi pha có thể khiến mạch Căn chỉnh Pha Động (DPA) không khóa được, ngay cả khi tuân theo trình tự đặt lại và khởi tạo chính xác.

     

    Độ phân giải

    Để biết thêm thông tin về chế độ Sử dụng PLL ngoài, hãy tham khảo Hướng dẫn Sử dụng LVDS I/O tốc độ cao Intel® Stratix® 10, mục 3.1.7 ,

    Để biết thêm thông tin về trình tự đặt lại và khởi tạo, hãy tham khảo Hướng dẫn Sử dụng LVDS I/O tốc độ cao Intel® Stratix® 10, mục 4.2.2.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.