ID bài viết: 000075100 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 04/07/2019

Tại sao báo cáo tổng hợp trong Phần mềm Quartus® Prime Pro Edition không hiển thị PLL Freq Min Lock và PLL Freq Max Lock?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP FPGA Intel® IOPLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Trong Phần mềm Quartus® Prime Pro Edition, báo cáo PLL Freq Min Lock, PLL Freq Max Lock cho IOPLL và PLL Phân đoạn (fPLL) sẽ bị xóa khỏi báo cáo biên dịch cho dòng thiết bị sau:

    • FPGA Agilex™
    • Stratix® 10 FPGA
    • Arria® 10 FPGA
    • Cyclone® 10 GX FPGA
    Độ phân giải

    Sự cố này đã được khắc phục trong Phần mềm Quartus® Prime Pro Edition

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 4 sản phẩm

    FPGA Intel® Cyclone® 10 GX
    FPGA Intel® Arria® 10 và FPGA SoC
    FPGA và FPGA SoC Intel® Agilex™ 7
    FPGA Intel® Stratix® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.