ID bài viết: 000075080 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 02/11/2015

Phần mềm Quartus Prime có thể bỏ qua các bài tập QSF và hạn chế SDC với tên PLL đã sửa đổi trong quá trình hồi Altera IP IOPLL

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Khi bạn hồi quy Altera vòng® lặp khóa pha I/O (Altera IOPLL) Lõi IP trong phần mềm Quartus® Prime phiên bản 15.1, tên của PLL trong netlist có thể thay đổi. Do đó, Phần mềm Quartus Prime có thể bỏ qua bất kỳ tập tin Cài đặt Quartus Prime (QSF) nào hạn chế về bài tập hoặc Hạn chế thiết kế Synopsys (SDC) chứa các hạn chế đã sửa đổi Tên PLL.

    Ví dụ, tên của PLL có thể thay đổi từ

    u0|iopll_0|altera_pll_i|general[0].gpll~IOPLL

    Để

    u0|iopll_0|altera_pll_i|twentynm_pll|iopll_inst
    Độ phân giải

    Nếu thiết kế của bạn chứa bất kỳ bài tập QSF hoặc hạn chế SDC nào nhắm mục tiêu vào I/O PLL các nút, kiểm tra tên của PLLs và thực hiện bất kỳ cập nhật cần thiết nào.

    Trong trình chỉnh Altera tham số IP IOPLL của bạn, đảm bảo rằng bạn điền vào Đồng hồ Trường tên cho đồng hồ đầu ra. Sự cố thay đổi tên PLL không ảnh hưởng đến tên đồng hồ SDC do derive_pll_clocks sản xuất, miễn là Trường Tên đồng hồ không trống.

    Altera khuyến nghị kiểm tra tên đồng hồ để đảm bảo chúng luôn nhất quán khi bạn chuyển thiết kế của mình sang phần mềm Quartus Prime phiên bản 15.1.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    Thiết bị có thể lập trình Intel®

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.