Khi bạn đặt tùy chọn Chân mở tự động cho I/Os hệ thống bộ xử lý cứng (HPS) Intel Agilex® 7 FPGA trong Trình chỉnh sửa bài tập, tác vụ sẽ không có hiệu lực đối với I/Os được chỉ định. Điều này là do Intel Agilex HPS 7 FPGA hiện không hỗ trợ kiểm soát cài đặt thoát mở cho I/O thông qua Trình chỉnh sửa bài tập.
Để bật cài đặt open-drain cho HPS Intel Agilex 7 FPGA, bạn cần thay đổi các tham số trong quá trình khởi tạo HPS RTL và thiết lập open-drain phải được thiết lập trong IP HPS. Các bước giải pháp để bật cài đặt thoát nước mở trên HPS I/Os như sau:
- Tạo IP HPS.
- Xác định vị trí *_interface_generator*.sv được tạo ra. Vị trí điển hình là trong thư mục /*/ip///intel_agilex_interface_generator_/agilex_hps_intel_agilex_interface_generator__.sv.
- Xác định vị trí phiên bản tennm_io_obuf liên quan đến I/O mà bạn muốn sửa đổi (Tất cả I/Os đều có obuf và ibuf - chỉ obuf cần được sửa đổi).
- Thêm cài đặt tham .open_drain_output("true") vào phiên bản.
- Thực hiện tổng hợp đầy đủ trên thiết kế của bạn.
Dưới đây là một ví dụ về những gì bạn sẽ thấy trong tệp .sv (phần được in đậm là thứ bạn cần thêm):
dây [0:0] gpio1_io4_out;
tennm_io_obuf #(.open_drain_output("true")) hps_gpio1_io4_obuf(
.i(gpio1_io4_out),
.o(gpio1_io4),
.oe(1'b1)
);
Sự cố này được khắc phục bắt đầu với phiên Intel® Quartus® Prime Phiên bản Phần mềm Pro phiên bản 21.3.